РУКОВОДСТВО DDR5 INTEL LGA1700 / LGA1851PDF · страница 89Страница 89

ФОРМУЛЫ

DDR5/BL16 без CRC. Примеры: 8200 MT/s, CL36/CWL34. Числа - такты; ориентиры для разгона.

ПЕРВИЧНЫЕ

tCWL = tCL − 2 = 34; tCL, нс = tCL × 2000 / MT/s ≈ 8,78 нс.

tRAS = tRCD(RD) + tRTP - ориентир раннего чтения; tRC = tRAS + tRP.

ВТОРИЧНЫЕ

tWR = 48 - принятый в руководстве стандарт разгона; дальше не снижаем.

tRTP = 12, ниже не снижаем: это минимальный код MR6. На высоких частотах для стабильности может понадобиться tRTP = 14.

tFAW, 1 КБ (x8): 4 × tRRD_S = 4 × 8 = 32.

tFAW, 2 КБ (x16): большее из 4 × tRRD_S и 40 = 40 при RRD_S8.

tRFCpb ≈ tRFC − 30 × MT/s / 2000: при 8200 688 − 123 = 565. Оценка для Hynix/FGR, где tRFC означает tRFC2; от tRFC1 так не считаем. tRFC, такты = tRFC, нс × MT/s / 2000, округлить вверх. Сам я оставляю tRFCpb в Auto и не настраиваю его вручную.

ТРЕТИЧНЫЕ: БАЗОВЫЙ РАСЧЁТ И ПОКАЗАНИЯ УТИЛИТ

Третичные тайминги: расчёт DDR5 и старый расчёт с пакетом DDR4
ПараметрРасчёт DDR5*Старый расчёт с пакетом DDR4
tWTR_L= tWRRD_sg − tCWL − 10= tWRRD_sg − tCWL − 6
tWTR_S= tWRRD_dg − tCWL − 10= tWRRD_dg − tCWL − 6
tWR= tWRPRE − tCWL − 8= tWRPRE − tCWL − 4

Старый расчёт даёт на 4 больше: CWL34/WRRD_dg52 → 8 против 12. Исторически ошибка WTR была у ASRock, WR - у MemTweakIt; зависит от версии. Подробности - 3.7.

*CWL берут из контроллера. Поправки: WR +1 при 2N, WTR −1 при длинном окончании сигнала записи. S ↔ dg, L ↔ sg; WTR связан с WRRD, не RDWR.

Обратно: tWRRD = tCWL + 10 + tWTR*. При тех же настройках WRRD +1 → WTR +1.

tRDRD_dg = tWRWR_dg = 8 - для DDR5/BL16 в профиле всегда оставляем 8.

tWRWR_sg = 16 - минимальное эффективное значение по моим тестам; дальнейшее снижение ничего не меняет. Моё личное исследование.

ДОПОЛНИТЕЛЬНЫЕ: ПИТАНИЕ И ОБНОВЛЕНИЕ ЯЧЕЕК

tRDPDEN = tMRRPDEN = tCL + 8 + 1 = 45.

tWRPDEN = tWRAPDEN = tCWL + 8 + tWR + 1 = 34 + 8 + 48 + 1 = 91.

tACTPDEN = tPRPDEN = tREFPDEN = 2; tMRWPDEN = tMRD.

tXS = tRFC1; tXS_DLL = tDLLK для обычной DDR5. Эти параметры оставляем Auto.

tCKE = 8. При PD = 0 (Power Down Disabled) tCKE/tXP и задержки входа в PD не влияют на этот переход; их можно оставить Auto.

tXP = 8 - только тактовая граница; при PD = 1 нужны ещё 7,5 нс: при 8200 минимум 31. Сон и самообновление - отдельные режимы.

OREF_RI = Auto; 0 снимает порог простоя для обновления, но не отключает его. Выигрыш проверяем.

tREFI = интервал, мкс × MT/s / 2, округлить вниз. При 8200 и до 85 °C: обычный режим 3,9 мкс → 15 990; FGR 1,95 мкс → 7995. Выше 85 °C интервалы уменьшаются вдвое.

Ступени: 16 383 → 32 767 → 65 535 → 131 071 → 262 143. При 8200: 4,00 → 7,99 → 15,98 → 31,97 → 63,94 мкс. Шаг поля - 1; потолок 2¹⁸ − 1 (262 143). Максимум - при активном обдуве или водяном охлаждении памяти: стабильность сильно зависит от нагрева. Проверять на прогретой памяти.

RTL: ЭМПИРИКА ANTA777

RTL ≈ MT/s / 800 + tCL + 19 = 8200 / 800 + 36 + 19 = 65,25. Ориентир обучения, не готовые значения всего блока RTL.